日前，行芯行芯受邀在中國(guó)計(jì)算機(jī)學(xué)會(huì)(CCF)舉辦的受邀芯片大會(huì)上發(fā)表了題為“集成芯片產(chǎn)業(yè)崛起：設(shè)計(jì)+EDA+先進(jìn)封裝”的主題演講。

CCF Chip 2024大會(huì)以“發(fā)展芯技術(shù)、出席智算芯未來(lái)”為主題，行芯聚焦智能化時(shí)代的受邀芯片技術(shù)，圍繞目前芯片領(lǐng)域發(fā)展大趨勢(shì)下芯片設(shè)計(jì)與EDA、出席新型體系架構(gòu)、行芯容錯(cuò)計(jì)算應(yīng)用、受邀新興計(jì)算機(jī)工程與工藝等熱門(mén)話題，出席聚集了來(lái)自全國(guó)各地的行芯頂尖科學(xué)家、學(xué)者和行業(yè)專家，受邀共同探討和分享各自領(lǐng)域的出席最新研究成果和發(fā)展趨勢(shì)。

行芯主題演講

在會(huì)議中，行芯韓盛代表行芯深入分析了封裝和設(shè)計(jì)的受邀最新進(jìn)展和未來(lái)趨勢(shì)。他指出，出席隨著高性能計(jì)算、人工智能、數(shù)據(jù)中心等應(yīng)用對(duì)于高效能和高性能算力需求持續(xù)增長(zhǎng)，單芯片系統(tǒng)實(shí)現(xiàn)方案從設(shè)計(jì)、實(shí)現(xiàn)、可靠性等各個(gè)方面都遇到了嚴(yán)峻的技術(shù)挑戰(zhàn)。

三維異構(gòu)集成的3DIC Chiplet設(shè)計(jì)，通過(guò)水平和垂直方向上的多芯片集成堆疊，使得芯片系統(tǒng)在性能、功耗、良率、成本、市場(chǎng)等諸多因素中獲得最佳平衡。三維異構(gòu)集成的3DIC Chiplet設(shè)計(jì)，通過(guò)水平和垂直方向上的多芯片集成堆疊，使得芯片系統(tǒng)在性能、功耗、良率、成本、市場(chǎng)等諸多因素中獲得最佳平衡。

行芯的GloryEX3D，GloryBolt，PhyBolt全系簽核產(chǎn)品提供了3DIC的寄生參數(shù)提取，功耗/熱管理，以及3DIC芯片的全生命周期可靠性分析，不僅確保了3DIC設(shè)計(jì)的正確性，并且極大地提高了簽核效率。

此次會(huì)議不僅是一個(gè)學(xué)術(shù)交流的平臺(tái)，更是一個(gè)展示創(chuàng)新成果、促進(jìn)合作的機(jī)會(huì)。行芯的發(fā)言受到了與會(huì)者的廣泛關(guān)注，我們也與來(lái)自不同領(lǐng)域的專家學(xué)者進(jìn)行了深入的交流和探討。感謝CCF Chip 2024給行芯提供發(fā)言機(jī)會(huì)，我們也真誠(chéng)地歡迎業(yè)界同仁、公司、學(xué)校聯(lián)系行芯，來(lái)試用我們的簽核EDA工具，提出寶貴的意見(jiàn)和建議。