AI時代對算力的半導需求呈指數級增長，為了滿足這一需求，體技半導體技術將不斷追求更高的術加速演集成度和更高效的計算能力。在11月23日舉辦的進滿2023中國臨港國際半導體大會上，如何通過微縮工藝、代算先進封裝等技術手段實現更高的力需算力，引發熱議。半導

自2012年以來，體技深度學習被廣泛應用，術加速演AI算法的進滿網絡結構持續高速增長，單一AI算法對算力的代算需求增加了30萬倍。高速擴張的力需算力需求，使多次被預言放緩乃至完結的半導摩爾定律，重新獲得了生命力。體技

臺積電(中國)有限公司副總經理陳平認為，術加速演隨著對算力的需求越來越高，業內對先進制程芯片也愈發熱衷。OpenAI CEO奧特曼曾預測， 對于AI時代的摩爾定律來說，集成電路上可以容納的晶體管數目在大約每18個月會增加一倍。其發展周期與此前摩爾定律中的18～24個月相比，略微超前。隨著AI時代的到來，摩爾定律的演進反而有所提速。

陳平認為，在關注芯片制程縮小的同時，也要關注芯片的算力和能效比，包括新型晶體管和材料、光刻技術和DTCO（設計與工藝協同優化）的進步、電路和架構的創新、先進封裝和STCO（系統工藝協同優化）以及軟件優化等。這些因素的協同作用將推動半導體技術的不斷進步，實現更高性能、更低功耗和高能效比的芯片設計。

中國半導體行業協會集成電路設計分會理事長、清華大學教授魏少軍表示，除了縮小芯片制程以外，還可以利用三維混合鍵合技術對存儲器晶圓和邏輯電路晶圓進行異質集成，從而提升芯片的算力。這種集成方式對于邏輯電路的晶圓沒有代工廠及工藝節點的限制要求，具有更高的靈活性和適應性。而存儲器晶圓由DRAM晶圓廠制造，保證了存儲器的品質和性能。混合鍵合晶圓加工則在晶圓代工廠制造完成，實現了工藝的高效整合。這種集成方式將不同工藝的晶圓優勢結合起來，提升了芯片的性能和功能，滿足了人工智能等領域對于高算力和低能耗的需求。

魏少軍介紹，為了增強芯片的靈活度，實現算力的合理分配，還可以將軟件定義芯片與異質堆疊集成相結合，構建軟件定義近存計算芯片技術。軟件定義芯片是一種先進的芯片設計技術，通過將任務處理空間并行化，實現硬件資源的時分復用，從而提高了芯片的處理效率和性能。而異質堆疊集成技術則通過將存儲單元和計算單元緊密集成在一起，縮短了數據傳輸距離，降低了數據傳輸能耗，進一步提升了芯片的性能。這種技術能夠更好地滿足AI時代對算力和能效比的要求，同時也提高了芯片的安全性。

在人工智能的蓬勃發展下，Chiplet逐漸嶄露頭角，備受業界矚目。中國半導體行業協會副秘書長兼封測分會秘書長徐冬梅指出，由于人工智能和HPC高性能計算領域需要處理大規模數據和復雜計算，對芯片設計規模的要求極高，因此這兩個領域對于Chiplet技術的需求更為迫切。

隨著ChatGPT等高普及度的AI技術不斷發展，其背后的芯片需求也日益旺盛。數據顯示，到2024年，Chiplet芯片的全球市場規模將達到58億美元，2035年將達到570億美元，顯示出Chiplet市場的巨大潛力和增長空間。盡管Chiplet技術的發展前景看好，但它并不能完全取代先進制程技術。對此，陳平表示，盡管通過Chiplet將幾個芯片組合在一起可以擴展芯片的功能，但這種組合方式并不能完全取代先進制程技術。Chiplet雖然能夠實現更復雜的計算和數據處理能力，但并不能改變芯片的品質，也就是能效比和算力密度。因此，在業界追求更高性能和更低能耗的過程中，仍需要不斷提升芯片制程，與Chiplet互補提升。

責任編輯：沈叢