外媒報導，臺積晶圓代工龍頭臺積電於 2 月 19 日在國際固態(tài)電路大會 ISSCC 2024 上介紹用於高效能運算 （HPC）、電秀人工智慧晶片的整合兆電全新封裝平臺，在已有 3D 封裝、矽光先進需求HBM 高頻寬記憶體的封裝基礎(chǔ)上，再整合進矽光子技術(shù)，因應將可改善連結(jié)效果、高達並且節(jié)省功耗。晶體晶片

臺積電業(yè)務開發(fā)資深副總裁張曉強 （Kevin Zhang） 在演講中表示，臺積開發(fā)這項技術(shù)是電秀為了提高人工智慧晶片的性能。要想增加更多的整合兆電 HBM 高頻寬記憶體和 chiplet 架構(gòu)的小晶片，就必須增加更多的矽光先進需求元件和 IC 基板，這可能會導致連結(jié)和耗能方面的封裝問題。

張曉強強調(diào)，因應臺積電的高達新封裝技術(shù)透過矽光子技術(shù)，使用光纖替代傳統(tǒng) I/O 電路傳輸數(shù)據(jù)。而另一大特點是，使用異質(zhì)晶片堆疊在 IC 基板上，採用混合連結(jié)技術(shù)，以最大限度提高 I/O 性能，這也使得運算晶片和 HBM 高頻寬記憶體可以安裝在矽中介層上。他還表示，這一封裝技術(shù)將採用整合穩(wěn)壓器來處理供電的問題。

然而，張曉強暫未透露這一全新封裝技術(shù)的商業(yè)化時間。他錦指出，目前最先進的晶片可容納多達 1,000 億個電晶體。但對於人工智慧應用來說，3D 封裝技術(shù)可以擴展至單顆晶片包含 1 兆個電晶體，屆時將能強化人工智慧晶片的運作效能。

(首圖來源：shutterstock)